决战!3nm制程( 二 )


因为GAA技术重新设计晶体管底层结构 , 克服了当前技术的物理、性能极限 , 增强栅极控制 , 使得性能大大提升 。
在该技术方向下 , 主要有纳米线、板片状结构多路桥接鳍片、六角形截面纳米线和纳米环技术四大主流方向 , 三星采用的是MBCFET(Multi-Bridge Channel FET) , 即板片状结构多路桥接鳍片 。
在IEEE国际固态电路会议上 , 三星工程师展示了其MBCFET结构的灵活性 。 如何以极低的电压实现片上存储单元的写入操作 , 其电压可以降低数百毫伏 , 从而有可能大大降低未来芯片的功耗 。
与5nm工艺相比 , 采用MBCFET晶体管结构 , 其面积减少了35% , 性能提高了30%且功耗降低了50% 。 三星电子总裁兼代工业务负责人Siyoung Choi称 , 随着工艺成熟度的提高 , 三星电子3nm工艺良率正在接近目前量产的4nm工艺水平 。
在三星的最新计划中 , 将在韩国扩建紫外光(EUV)光刻技术生产线 , 该技术使用波长13.5nm的极紫外光 , 能够制造出更精细、更清晰的电路 , 从而让芯片搭载更多元件 , 大幅度提升运算能力与效率 。
英特尔
在3nm制程的布局上 , 英特尔同样布局 。 英特尔为其制程节点引入了全新的命名体系 , 市面上来说 , Intel 3相当于其他厂商的3nm制程 。

决战!3nm制程

文章插图

关于Intel 3的消息 , 目前不算太多 。 根据英特尔的制程路线图来看 , Intel 3会在Intel 4之后亮相 。 不久前 , 英特尔刚公开了Intel 4的进程 , 表示将会第一次引入EUV光刻机 , 明年下半年投产 , 2023年产品上市 。 其官方网站还公开了48秒的视频 , 表明该加工工艺生产的晶圆检测过程 , 并且得出了最终的结论 。 根据全部检测 , 内部的SRAM、逻辑单元、模拟单元都符合要求 , 处理芯片很“健康” 。
在“英特尔加速创新”线上发布会上 , 英特尔计划Intel 3 将在2023年下半年亮相 , 预计是Intel 4即7nm工艺的升级技术 , 同样使用Fin FET晶体管 , 每瓦性能将提升约18% 。 但没有具体的发布时间或产品名称 , 推测将于2024年上市 。
对于GAA技术的布局 , 英特尔则会在20A(Intel 20A 中的 A 代表单位“埃格斯特朗” ngstr m , 简称埃 , 符号 , 是一种小于纳米的测量单位 。 1A = 0.1nm)工艺上使用 , 并且将兼备RibbonFET和PowerVia两大突破性技术 。
决战!3nm制程

文章插图

其实 , 就摩尔定律关注的晶体管密度指标来看 , 在同一制程工艺节点上 , 英特尔的优势巨大 。 在Digitimes发布的一份研究报告 , 分析了台积电、三星、Intel在相同命名的半导体制程工艺节点上的晶体管密度问题 。 报告中 , 在3nm的节点上 , 台积电的晶体管密度大约是2.9亿个/mm2 , 三星只有1.7亿个/mm2 , 英特尔将达到5.2亿个/mm2 。 英特尔的晶体管密度比台积电高出了超过79% , 达到了三星2倍以上 。
3nm工艺进程受阻
不久前 , The Information报导 , 台积电3纳米制程陷入瓶颈 , 可能会导致iPhone处理器连续三年(包括明年)都卡在同一制程 , 为苹果史上首见 。 对此 , 台积电则重申 , 3纳米制程按计划进行 , 不评论客户或市场传闻 。
但这不是外界第一次传闻台积电3nm制程延期 。 在今年9月初 , 台积电曾正式确认 , 3nm工艺的量产会延迟3到4个月 。
值得注意的是 , 虽然在今年上半年三星宣布其3nmGAA工艺已经成功流片 , 但是在三星代工论坛活动上 , 三星表示转移到全新的GAA技术难度很高 。 相对于曾经计划在2021年下半年量产芯片 , 三星将3nm制程延期到2022年 。 最近 , 也有路透社消息称三星电子的3nmGAA工艺目前仍面临着漏电等关键技术问题 。


特别声明:本站内容均来自网友提供或互联网,仅供参考,请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系,我们将在24小时内删除。