架构创新应对后摩尔挑战 SDH技术开启大算力芯片新赛道 _信息快讯

集成电路制造工艺正不断接近物理极限，摩尔定律面临失效危机，如何在后摩尔时代再续辉煌？一种架构创新技术-SDH（Software Defined Hardware, 软件定义硬件）可重构处理技术浮出水面。
与目前业界惯用的处理器设计架构不同， SDH可重构处理技术兼具灵活性与高效性，尤其适用于对计算性能有着极高要求的芯片领域， SDH技术有望打开数据处理芯片设计的新思路，或成为最有希望突破摩尔定律的架构创新技术。

文章插图

后摩尔时代， SDH架构创新技术异军突起
【架构创新应对后摩尔挑战 SDH技术开启大算力芯片新赛道】按照摩尔定律，集成电路上的晶体管数目大约每经过24个月就会增加一倍。换句话说，处理器的性能每隔两年翻一倍，带来的经济效益也有目共睹。
但随着工艺制程与集成度的不断提升，晶体管尺寸渐近物理极限，继续依赖缩小工艺制程获取性能和经济效益提升已困难重重。与此同时，人工智能、大数据、5G等领域的计算需求在海量增长，如何突破摩尔定律，满足算力经济时代的新挑战？
业界在工艺、材料、架构等多领域不断寻求新突破。作为近几年提出的一项新型架构创新技术， SDH技术被业界和学界寄予厚望。

文章插图

2017年，美国国防高级研究计划局（DARPA）将SDH技术列为“电子产业复兴计划”的资助项目，首次提出SDH概念，希望以新的芯片架构解决芯片定制使用时面临的高昂成本问题。此次计划的参与者较多，包括麻省理工学院(MIT)、斯坦福大学(Stanford)、普林斯顿大学(Princeton)、耶鲁大学(Yale)、加州大学、IBM、英特尔(Intel)、高通(Qualcomm)以及多个国家实验室(National Labs)等。
早在几十年前，摩尔在他的文章中就曾指出，经济问题或将是影响电子行业发展的一大瓶颈。一语成谶，今天，进展到几纳米的先进制程工艺时代，天价流片费用使很多中小企业、研究机构已经很难再享受到先进工艺制程带来的红利。
一位处理器架构的专业人士告诉集微网，就像CPU、GPU的开发者正在努力解决摩尔定律的功率屏障与内存屏障一样， SDH技术可以解决芯片使用的经济屏障，其可重构特性使用户不必为每次新应用设计全新ASIC芯片，以降低研发成本、缩短开发时间、加快产品上市速度。

文章插图

同样是可重构架构， FPGA采用的是静态可重构架构，而SDH技术则是动态可重构架构，主要区别在于， SDH技术可根据运算任务的不同，动态调整硬件里的资源，芯片上的计算资源在时间和空间上可以重新再利用，以实现极高的运算性能。另一方面， FPGA的开发门槛较高，开发者必须熟悉Verilog硬件编程语言，而SDH技术在最初定义时就基于高级语言，例如C、Python等，让用户使用起来更简便。
相较于ASIC ， SDH技术具有极为灵活的可编程能力。而对比FPGA ，它则具备更为快速的可重构能力和易用性， SDH架构创新技术展现了极为广阔的应用前景。

特别声明：本站内容均来自网友提供或互联网，仅供参考，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系，我们将在24小时内删除。